74LS74内含两个独立的D上升沿双d触发器，每个触发器有数据输入（D）、置位输入（）复位输入（）、时钟输入（CP）和数据输出（Q）。的低电平使输出预置或清除，而与其它输入端的电平无关。当均无效（高电平式）时，符合建立时间要求的D数据在CP上升沿作用下传送到输出端。

74ls74双d触发器引脚图

在ttl电路中，比较典型的d触发器电路有74ls74。74ls74是一个边沿触发器数字电路器件，每个器件中包含两个相同的、相互独立的边沿触发d触发器电路模块。

74ls74双D触发器功能测试

74ls74双D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。

D触发器的次态取决于触发前D端的状态，即次态=D。因此，它具有置0、置1两种功能。

（文章内容整合自单片机教程网huqin和百度文库）

编辑：hfy